

Memória Cache

Disciplina: ACH2055 - Arquitetura de Computadores (Valdinei Freire da Silva)

Lista 3

1. Um sistema possui uma memória principal de 64 KB, com palavras de 1 B, e uma cache de 1 KB organizada em linhas de 16 B.
 - (a) Quantos blocos existem na memória principal?
 - (b) Quantas linhas existem na cache?
 - (c) Dada a palavra de endereço binário de 16 bits, quantos bits correspondem à tag, à linha (*line*) e ao offset (*word*)?
2. Considere uma cache de 4 KB com blocos de 32 B e mapeamento associativo de 2 vias.
 - (a) Quantos conjuntos existem na cache?
 - (b) Dada uma palavra de endereço de 20 bits, quantos bits correspondem ao tag, ao índice do conjunto e ao offset?
3. Suponha uma cache de 4 linhas, blocos de 2 palavra e mapeamento direto. A sequência de endereços acessados é: 2,3,10,17,18,19,2,3,40,41.
 - (a) Indique o conteúdo da cache após cada acesso.
 - (b) Calcule a taxa de hit e miss.
4. Repita a questão anterior, mas agora considere uma cache associativa de 2 vias, ainda com 4 linhas no total. Compare a taxa de acertos obtida com o mapeamento direto.
5. Um programa realiza acessos consecutivos a 128 palavras armazenadas sequencialmente na memória principal. Compare o número de misses em uma cache de 1 KB:
 - (a) com blocos de 1 palavra.
 - (b) com blocos de 8 palavras.
 - (c) Explique a diferença em termos de localidade espacial.
6. Um programa percorre repetidamente um vetor de 2048 palavras. Considere caches totalmente associativas:
 - (a) Se a cache tem 1024 palavras, com blocos de 1 palavra, qual a taxa de miss?
 - (b) Se a cache tem 512 palavras, com blocos de 2 palavras, qual a taxa de miss?
 - (c) Se a cache tem 2048 palavras, com blocos de 1 palavra, qual a taxa de miss?
 - (d) Construa uma fórmula para taxa de miss com base em: tamanho da cache C , e tamanho do bloco B .
7. Considere um programa que percorre uma matriz 64×64 linha a linha e depois coluna a coluna. Explique como o padrão de acesso impacta o desempenho da cache, considerando blocos de 16 palavras.
8. Um processador acessa a memória principal com um tempo de acesso médio T_P . Uma memória cache menor é interposta entre o processador e a memória principal. A memória cache tem um tempo de acesso T_C significativamente mais rápido que a memória principal ($T_C \ll T_P$). Suponha que a probabilidade de que a próxima palavra acessada pelo processador esteja na memória cache seja H , conhecido como razão de acerto.
 - a) Para qualquer acesso à memória isolado, qual é o speedup teórico de acessar uma palavra na cache ao invés da memória principal?
 - b) Considere que T seja o tempo de acesso médio. Expresse T como uma função de T_P , T_C e H . Qual é o speedup geral?
 - c) Na prática, um sistema pode ser projetado de modo que o processador deva primeiro acessar a cache para determinar se a palavra está na memória cache e, se não estiver, então acessar a memória principal, de modo que, em uma perda (ao contrário de um acerto), o tempo de acesso à memória é $T_P + T_C$. Qual é o speedup geral?
9. Um sistema tem cache L1 ($T_{C1} = 1$ ns), cache L2 ($T_{C2} = 1 + 5$ ns) e memória principal ($T_P = 1 + 5 + 100$ ns). As taxas de acerto são $H_1 = 90\%$ na L1 e $H_2 = 95\%$ na L2 (dado que houve miss na L1).
 - (a) Calcule o tempo médio de acesso.
 - (b) Compare com um sistema que só tivesse L1. Nesse caso, $T_P = 1 + 100$ ns.